FTL: a camada invisível que faz seu SSD, pen drive ou cartão SD funcionar

O FTL (Flash Translation Layer) é o componente do firmware embarcado no controlador da unidade de armazenamento que atua como intermediário entre o sistema operacional e a memória NAND física. É o "cérebro" que faz uma tecnologia intrinsecamente complexa e limitada funcionar como uma unidade de armazenamento tradicional. Está presente em SSDs, pen drives e cartões SD e microSD: todas as unidades que usam a tecnologia flash NAND.

Por que o FTL existe?

A memória NAND flash tem limitações fundamentais:

• Não é possível sobrescrever dados diretamente: primeiro é preciso apagar blocos inteiros.
• As células se degradam: cada ciclo de gravação e apagamento as desgasta.
• Os blocos falham: é preciso detectar e mapear os blocos defeituosos.
• As gravações são lentas em comparação com as leituras.
• A leitura também degrada: cada operação de leitura altera eletricamente as células vizinhas (veja o ponto 7).

O FTL esconde toda essa complexidade do sistema operacional, apresentando uma interface simples de blocos lógicos que parece funcionar como uma unidade de armazenamento tradicional.

Principais funções do FTL

1. Tradução de endereços lógicos em físicos

Quando o sistema operacional pede para gravar no "bloco 1000", o FTL:

• Consulta a sua tabela de mapeamento (guardada na RAM e na própria NAND).
• Encontra uma localização física livre, que pode estar em qualquer chip.
• Grava os dados ali.
• Atualiza a tabela para que o "bloco lógico 1000" aponte para essa localização física.

Ponto-chave: o mesmo endereço lógico pode apontar para localizações físicas diferentes a cada gravação.

2. Wear leveling (nivelamento de desgaste)

Problema: se a gravação fosse sempre nos mesmos blocos físicos, eles se desgastariam rapidamente enquanto o resto ficaria intacto. Solução do FTL:

• Wear leveling dinâmico: alterna as localizações físicas dos dados que mudam com frequência.
• Wear leveling estático: ocasionalmente move dados "frios" (que não mudam) para blocos muito usados, e vice-versa.
• Resultado: distribui o desgaste de forma uniforme entre todas as células, maximizando a vida útil.

3. Garbage collection (coleta de lixo)

Problema: as gravações são feitas em nível de página (4 a 16 KB), mas os apagamentos são feitos em nível de bloco (vários MB). Como funciona:

1. Ao atualizar dados, o FTL grava a nova versão em uma localização livre e marca a antiga como inválida.
2. Com o tempo, os blocos ficam fragmentados, misturando páginas válidas e inválidas.
3. O coletor consolida as páginas válidas de vários blocos em um só.
4. Depois apaga os blocos que ficaram vazios, liberando espaço.

Isso acontece em segundo plano, mas pode afetar o desempenho da unidade se ela estiver muito cheia.

4. ECC (código de correção de erros)

A memória NAND é propensa a erros de bits. O controlador, sob a gestão do FTL, implementa:

• BCH (Bose-Chaudhuri-Hocquenghem): códigos mais simples, usados em unidades antigas.
• LDPC (Low-Density Parity-Check): códigos mais potentes, usados em chips flash NAND modernos, capazes de corrigir mais erros.

Processo:

• Na gravação: calcula os códigos de verificação e os armazena junto com os dados.
• Na leitura: verifica a integridade e corrige os erros automaticamente.
• Se os erros ultrapassarem a capacidade de correção, marca o bloco como defeituoso.

5. Criptografia

Muitas unidades implementam criptografia por hardware (AES-256), gerenciada pelo controlador de forma transparente para o usuário:

• Criptografa os dados antes de gravá-los na NAND.
• Descriptografa-os ao lê-los.
• A chave pode ser baseada em senha (como no BitLocker) ou ser transparente.
• Efeito sobre o apagamento seguro: basta apagar a chave de criptografia para que todos os dados se tornem irrecuperáveis instantaneamente.

6. Compressão em tempo real

Alguns controladores comprimem os dados antes de gravá-los:

• Vantagem: melhora o desempenho e a durabilidade, ao reduzir as gravações físicas.
• Desvantagem: desempenho inconsistente, dependendo da compressibilidade dos dados.

7. Read disturb (perturbação por leitura)

Problema: as células da memória NAND não se degradam apenas ao serem gravadas. Cada operação de leitura induz uma alteração elétrica nas células vizinhas do mesmo bloco, e essa alteração se acumula com o número de leituras.

Mecanismo físico: para ler uma célula, o controlador precisa aplicar uma tensão de passagem elevada —da ordem de 6 volts— a todas as outras células que compartilham a mesma linha de conexão. Essa tensão não chega ao nível da tensão de programação, que fica em torno de 15 volts, mas produz um efeito de programação fraco nas células em que é aplicada. Em outras palavras: ler aplica tensão, e a tensão programa um pouco.

Consequência: uma área da memória pode se tornar ilegível sem nunca ter sido gravada, apenas por ter sido consultada muitas vezes.

Onde aparece primeiro: nas próprias tabelas de mapeamento do FTL. O controlador precisa consultá-las em cada acesso ao dispositivo, de modo que acumulam um número de leituras muito maior que o de qualquer arquivo armazenado. Um arquivo pode passar meses sem ser aberto; a tabela que indica onde esse arquivo está é lida centenas de vezes por dia.

Solução do FTL: o controlador mantém contadores de leitura por bloco e, ao ultrapassar um determinado limite, regrava os dados em outro local para restaurar os níveis de carga. Esse mecanismo tem limites, e a sua eficácia depende da tecnologia da memória e do estado de desgaste do bloco.

Relação com a densidade: o efeito cresce tanto com o número de leituras quanto com os ciclos de gravação e apagamento acumulados pelo bloco. E afeta com mais severidade as células de menor tensão de limiar, já que o impacto se correlaciona com a diferença entre a tensão de passagem e a tensão própria da célula. Em SLC, com dois níveis, a margem é ampla e o acúmulo é irrelevante. Em QLC, com dezesseis níveis comprimidos na mesma faixa elétrica, uma alteração que em SLC não teria efeito algum pode bastar para que o dado deixe de ser legível.

Esse fenômeno está caracterizado experimentalmente na literatura científica revisada por pares. As referências estão no final do artigo.

Por que é tão complexo?

O FTL é uma peça de engenharia extraordinariamente complexa que transforma uma tecnologia difícil de controlar em algo que funciona de forma transparente. O seu projeto é um dos segredos mais bem guardados de cada fabricante, e a diferença entre um FTL bom e um ruim pode ser a diferença entre um SSD excelente e um medíocre.

Scrambling (aleatorização)

A memória NAND funciona melhor com padrões de dados aleatórios. Por isso o controlador:

• Passa os dados por um algoritmo de aleatorização antes de gravá-los.
• Converte sequências uniformes como "00000000" em padrões pseudoaleatórios.
• Motivo: melhora a confiabilidade das células e a eficácia do ECC.

Interleaving (entrelaçamento)

Em unidades com vários chips NAND conectados por vários canais, o FTL:

• Distribui uma gravação grande entre vários chips e canais em paralelo.
• Exemplo: uma gravação de 1 MB pode ser dividida em oito fragmentos de 128 KB, cada um enviado a um chip diferente ao mesmo tempo.
• Resultado: multiplicador de desempenho. Um dispositivo com oito canais pode ser até oito vezes mais rápido.

Mapeamento complexo de endereços

O FTL não mantém um simples mapeamento um para um. Ele usa estruturas sofisticadas:

• Mapeamento em nível de página: tabela grande que relaciona cada página lógica com a sua localização física. Exige bastante memória RAM.
• Mapeamento híbrido: combina mapeamento em nível de bloco, para dados sequenciais, com mapeamento em nível de página, para dados aleatórios.
• Cache de mapeamento: mantém na RAM apenas as entradas mais usadas; o resto permanece na NAND.

Over-provisioning (espaço de reserva)

O FTL reserva uma porcentagem do espaço total —normalmente entre 7 % e 28 %— que o sistema operacional não vê:

• Necessário para uma coleta de lixo eficiente.
• Espaço para substituir blocos defeituosos.
• Área de trabalho para o nivelamento de desgaste.

Consequências práticas

1. Não é simples recuperar dados apagados. O FTL pode ter movido ou apagado fisicamente os dados, mesmo que o sistema operacional só tenha pedido a exclusão lógica.
2. O desempenho varia com o nível de ocupação. Uma unidade quase cheia tem menos espaço para a coleta de lixo.
3. O comando TRIM é determinante. Ele indica ao FTL quais blocos lógicos estão realmente livres, permitindo uma coleta mais eficiente.
4. A capacidade bruta não equivale à capacidade útil, por causa do espaço de reserva e do espaço ocupado pelas tabelas de mapeamento.
5. Ler não é uma operação inofensiva. Em uma unidade já deteriorada, cada leitura adicional pode agravar a sua condição.

Exemplos de leitura direta de memórias monolíticas flash NAND

As imagens a seguir ilustram uma técnica de laboratório para a leitura direta da memória por meio da retirada física do componente e da conexão dos seus contatos a um leitor especializado. São incluídas apenas a título informativo.

Essa técnica é reservada a dispositivos cujo controlador parou de funcionar por completo. Não se aplica quando o controlador pode voltar a operar com microcódigo de serviço, porque implica a retirada irreversível do componente de memória.

O que é a memória flash NAND

A memória flash NAND guarda a informação como carga elétrica presa dentro de cada célula, e a conserva mesmo com o dispositivo desligado. Por isso é a base dos SSDs, dos pen drives, dos cartões SD e microSD e do armazenamento interno de celulares e câmeras.

O que distingue os diferentes tipos de NAND é quantos bits cada célula guarda. Para guardar mais bits, a célula precisa distinguir mais níveis de carga dentro da mesma faixa de tensão: 2 níveis para 1 bit, 4 para 2 bits, 8 para 3 bits e 16 para 4 bits. Quanto mais níveis, mais estreita é a margem entre eles, e mais fácil é que o desgaste ou uma pequena alteração elétrica façam a célula ser lida errado.

Essa é a razão de fundo do equilíbrio entre capacidade, custo e resistência. A resistência é medida em ciclos de programação e apagamento (P/E): quantas vezes uma célula pode ser gravada e apagada antes de começar a falhar.

SLC: um bit por célula

Com apenas dois níveis, a margem entre eles é ampla: é o tipo mais rápido e resistente, da ordem de 100.000 ciclos P/E, mas também o mais caro por gigabyte. É reservado a usos industriais e corporativos em que a durabilidade pesa mais que a capacidade.

MLC: dois bits por célula

Quatro níveis por célula dobram a capacidade em relação à SLC a um custo menor, com resistência da ordem de 10.000 ciclos P/E. Durante anos foi o equilíbrio habitual em equipamentos profissionais.

TLC: três bits por célula

Oito níveis por célula baixam o custo e aumentam a capacidade, em troca de menor resistência, da ordem de 3.000 ciclos P/E, e de um controlador que precisa corrigir mais erros. É o tipo mais comum nos equipamentos de consumo atuais.

QLC: quatro bits por célula

Com dezesseis níveis na mesma faixa, a QLC oferece a maior capacidade ao menor custo, mas a menor resistência, da ordem de 1.000 ciclos P/E, e a margem mais estreita. Serve para armazenamento de grande volume que é pouco gravado e muito lido, como arquivos de mídia ou cópias de arquivo.

NAND 3D: células empilhadas na vertical

Durante anos a capacidade cresceu diminuindo as células, colocadas lado a lado sobre o chip (NAND 2D). Em tamanhos muito pequenos, as células ficavam menos confiáveis. A solução foi empilhá-las em camadas verticais: a NAND 3D permite mais capacidade sem continuar reduzindo cada célula, e pode ser combinada com qualquer um dos tipos anteriores (SLC, MLC, TLC ou QLC).

Tabela comparativa das tecnologias flash NAND

Observações importantes

• Ciclos P/E: número de ciclos de programação e apagamento que uma célula suporta antes de se degradar.
• Durabilidade: quanto maior o número de ciclos P/E, maior a vida útil do dispositivo.
• Densidade: quanto mais bits por célula, maior a capacidade de armazenamento, mas menor a durabilidade.
• Tecnologia 3D: pode ser aplicada a qualquer uma dessas tecnologias (SLC, MLC, TLC, QLC) para aumentar a capacidade com o empilhamento vertical de células. Os números de ciclos P/E da tabela correspondem à geração 3D atual de cada tecnologia, de modo que a melhora da arquitetura tridimensional em relação à 2D já está incorporada nesses valores.
• Relação custo-desempenho: a SLC oferece o máximo desempenho ao maior custo, enquanto a QLC oferece a máxima capacidade ao menor custo.
• Perturbação por leitura: a resistência expressa em ciclos P/E mede apenas o desgaste por gravação e apagamento. Não reflete a degradação por leitura acumulada, que é um mecanismo independente e afeta com mais severidade as tecnologias de maior densidade.

Informações adicionais

Comparação de durabilidade

• A SLC dura aproximadamente 100 vezes mais que a QLC.
• A MLC dura aproximadamente 10 vezes mais que a QLC.
• A TLC dura aproximadamente 3 vezes mais que a QLC.

Comparação de densidade

• A QLC armazena 4 vezes mais dados por célula que a SLC.
• A TLC armazena 3 vezes mais dados por célula que a SLC.
• A MLC armazena 2 vezes mais dados por célula que a SLC.

Recomendações de uso

• SLC: aplicações críticas em que a durabilidade e a velocidade são essenciais (servidores, bancos de dados, aplicações industriais).
• MLC: uso profissional com cargas de trabalho moderadas a intensas (estações de trabalho, edição de vídeo, desenvolvimento de software).
• TLC: uso geral de consumo com cargas leves a moderadas (notebooks, computadores pessoais).
• QLC: armazenamento de grande capacidade com leitura moderada e pouca gravação (arquivos de mídia, backups, arquivo).

Tendências do mercado

• 2000-2010: predomínio de SLC e MLC.
• 2010-2015: transição em massa para TLC.
• 2015-2020: introdução e adoção da QLC.
• De 2020 em diante: a NAND 3D com TLC e QLC domina o mercado.

Perspectivas:

• PLC (Penta-Level Cell): cinco bits por célula, em desenvolvimento.
• Melhorias contínuas na NAND 3D: mais camadas e melhor durabilidade.
• Algoritmos de gestão mais sofisticados para compensar a menor durabilidade.
• Maior ênfase em eficiência energética.

Fontes e referências

1. Kingston Technology, "Diferencias entre SLC, MLC, TLC y 3D NAND". https://www.kingston.com/es/blog/pc-performance/difference-between-slc-mlc-tlc-3d-nand
2. Y. Cai, Y. Luo, S. Ghose, O. Mutlu, "Read Disturb Errors in MLC NAND Flash Memory: Characterization, Mitigation, and Recovery", 45th Annual IEEE/IFIP International Conference on Dependable Systems and Networks (DSN), 2015.
3. Y. Cai, S. Ghose, E. F. Haratsch, Y. Luo, O. Mutlu, "Errors in Flash-Memory-Based Solid-State Drives: Analysis, Mitigation, and Recovery", Carnegie Mellon University, 2017 (arXiv).
4. Y. Cai, E. F. Haratsch, O. Mutlu, K. Mai, "Threshold Voltage Distribution in MLC NAND Flash Memory: Characterization, Analysis and Modeling", Design, Automation and Test in Europe (DATE), 2013.

Análise técnica e elaboração: Laboratório da SOS Data Recovery (Tecnología y Negocios del Caribe C.A.). Documento técnico de laboratório, versão 2 revisada, setembro de 2026.